Service Manuals, User Guides, Schematic Diagrams or docs for : . Various Amoi M535
<< Back | HomeMost service manuals and schematics are PDF files, so You will need Adobre Acrobat Reader to view : Acrobat Download Some of the files are DjVu format. Readers and resources available here : DjVu Resources
For the compressed files, most common are zip and rar. Please, extract files with Your favorite compression software ( WinZip, WinRAR ... ) before viewing. If a document has multiple parts, You should download all, before extracting.
Good luck. Repair on Your own risk. Make sure You know what You are doing.
Image preview - the first page of the document
>> Download Amoi M535 documenatation <<
Text preview - extract from the document
5 4 3 2 1
D D
U1A
PART 1 OF 6
10 PCIE_RXP0 PCIE_RXP0 AC30 AA28 PCIE_TXP0 C2 0.1u C0402 C_PCIE_TXP0 C_PCIE_TXP0 10
PCIE_RXN0 PCIE_RX0P PCIE_TX0P PCIE_TXN0 C1 0.1u C0402 C_PCIE_TXN0
10 PCIE_RXN0 AC31 PCIE_RX0N PCIE_TX0N AA27 C_PCIE_TXN0 10
10 PCIE_RXP1 PCIE_RXP1 AC29 PCIE_RX1P P PCIE_TX1P AA25 PCIE_TXP1 C3 0.1u C0402 C_PCIE_TXP1 C_PCIE_TXP1 10
10 PCIE_RXN1 PCIE_RXN1 AB29 AA24 PCIE_TXN1 C4 0.1u C0402 C_PCIE_TXN1 C_PCIE_TXN1 10
PCIE_RX1N C PCIE_TX1N
I
PCIE_RXP2 AB31 Y28 PCIE_TXP2 C6 0.1u C0402 C_PCIE_TXP2
10 PCIE_RXP2
PCIE_RXN2 PCIE_RX2P - PCIE_TX2P PCIE_TXN2 C5 0.1u C0402 C_PCIE_TXN2
C_PCIE_TXP2 10
10 PCIE_RXN2 AB30 PCIE_RX2N PCIE_TX2N Y27 C_PCIE_TXN2 10
E
PCIE_RXP3
X PCIE_TXP3 C8 0.1u C0402 C_PCIE_TXP3
10 PCIE_RXP3 AA31 PCIE_RX3P PCIE_TX3P Y25 C_PCIE_TXP3 10
10 PCIE_RXN3 PCIE_RXN3 AA30 P Y24 PCIE_TXN3 C7 0.1u C0402 C_PCIE_TXN3 C_PCIE_TXN3 10
PCIE_RX3N PCIE_TX3N
R
PCIE_RXP4 W30 E V28 PCIE_TXP4 C9 0.1u C0402 C_PCIE_TXP4
10 PCIE_RXP4 PCIE_RX4P PCIE_TX4P C_PCIE_TXP4 10
10 PCIE_RXN4 PCIE_RXN4 W31 S V27 PCIE_TXN4 C10 0.1u C0402 C_PCIE_TXN4 C_PCIE_TXN4 10
PCIE_RX4N PCIE_TX4N
S
10 PCIE_RXP5 PCIE_RXP5 W29 V25 PCIE_TXP5 C12 0.1u C0402 C_PCIE_TXP5 C_PCIE_TXP5 10
PCIE_RXN5 PCIE_RX5P PCIE_TX5P PCIE_TXN5 C11 0.1u C0402 C_PCIE_TXN5
10 PCIE_RXN5 V29 PCIE_RX5N I PCIE_TX5N V24 C_PCIE_TXN5 10
C N C
PCIE_RXP6 V31 T28 PCIE_TXP6 C14 0.1u C0402 C_PCIE_TXP6
10 PCIE_RXP6
PCIE_RXN6 PCIE_RX6P T PCIE_TX6P PCIE_TXN6 C13 0.1u C0402 C_PCIE_TXN6
C_PCIE_TXP6 10
10 PCIE_RXN6 V30 PCIE_RX6N PCIE_TX6N T27 C_PCIE_TXN6 10
E
PCIE_RXP7
R PCIE_TXP7 C_PCIE_TXP7
10 PCIE_RXP7 U31 T25 C15 0.1u C0402 C_PCIE_TXP7 10
PCIE_RXN7 PCIE_RX7P F PCIE_TX7P PCIE_TXN7 C16 0.1u C0402 C_PCIE_TXN7
10 PCIE_RXN7 U30 PCIE_RX7N PCIE_TX7N T24 C_PCIE_TXN7 10
A
PCIE_RXP8 P30
C P28 PCIE_TXP8 C18 0.1u C0402 C_PCIE_TXP8
10 PCIE_RXP8 PCIE_RX8P PCIE_TX8P C_PCIE_TXP8 10
10 PCIE_RXN8 PCIE_RXN8 P31 PCIE_RX8N
E PCIE_TX8N P27 PCIE_TXN8 C17 0.1u C0402 C_PCIE_TXN8 C_PCIE_TXN8 10
10 PCIE_RXP9 PCIE_RXP9 P29 P25 PCIE_TXP9 C19 0.1u C0402 C_PCIE_TXP9 C_PCIE_TXP9 10
PCIE_RXN9 PCIE_RX9P PCIE_TX9P PCIE_TXN9 C20 0.1u C0402 C_PCIE_TXN9
10 PCIE_RXN9 N29 PCIE_RX9N PCIE_TX9N P24 C_PCIE_TXN9 10
10 PCIE_RXP10 PCIE_RXP10 N31 M28 PCIE_TXP10 C22 0.1u C0402 C_PCIE_TXP10 C_PCIE_TXP10 10
PCIE_RXN10 PCIE_RX10P PCIE_TX10P PCIE_TXN10 C21 0.1u C0402 C_PCIE_TXN10
10 PCIE_RXN10 N30 PCIE_RX10N PCIE_TX10N M27 C_PCIE_TXN10 10
10 PCIE_RXP11 PCIE_RXP11 M31 M25 PCIE_TXP11 C24 0.1u C0402 C_PCIE_TXP11 C_PCIE_TXP11 10
PCIE_RXN11 PCIE_RX11P PCIE_TX11P PCIE_TXN11 C23 0.1u C0402 C_PCIE_TXN11
10 PCIE_RXN11 M30 PCIE_RX11N PCIE_TX11N M24 C_PCIE_TXN11 10
10 PCIE_RXP12 PCIE_RXP12 K30 L28 PCIE_TXP12 C25 0.1u C0402 C_PCIE_TXP12 C_PCIE_TXP12 10
PCIE_RXN12 PCIE_RX12P PCIE_TX12P PCIE_TXN12 C26 0.1u C0402 C_PCIE_TXN12
10 PCIE_RXN12 K31 PCIE_RX12N PCIE_TX12N L27 C_PCIE_TXN12 10
10 PCIE_RXP13 PCIE_RXP13 K29 L25 PCIE_TXP13 C28 0.1u C0402 C_PCIE_TXP13 C_PCIE_TXP13 10
PCIE_RXN13 PCIE_RX13P PCIE_TX13P PCIE_TXN13 C27 0.1u C0402 C_PCIE_TXN13
10 PCIE_RXN13 J29 PCIE_RX13N PCIE_TX13N L24 C_PCIE_TXN13 10
10 PCIE_RXP14 PCIE_RXP14 J31 J28 PCIE_TXP14 C30 0.1u C0402 C_PCIE_TXP14 C_PCIE_TXP14 10
PCIE_RXN14 PCIE_RX14P PCIE_TX14P PCIE_TXN14 C29 0.1u C0402 C_PCIE_TXN14
10 PCIE_RXN14 J30 PCIE_RX14N PCIE_TX14N J27 C_PCIE_TXN14 10
10 PCIE_RXP15 PCIE_RXP15 H31 G28 PCIE_TXP15 C32 0.1u C0402 C_PCIE_TXP15 C_PCIE_TXP15 10
B
PCIE_RXN15 PCIE_RX15P PCIE_TX15P PCIE_TXN15 C31 0.1u C0402 C_PCIE_TXN15 B
10 PCIE_RXN15 H30 PCIE_RX15N PCIE_TX15N G27 C_PCIE_TXN15 10
Clock Calibration
PCIE_REFCLKP AD29 PCIE_VDDC
10 PCIE_REFCLKP PCIE_REFCLKP
PCIE_REFCLKN AD30 AF25 R1 2K R0603
10 PCIE_REFCLKN PCIE_REFCLKN PCIE_CALRN
R2 1.27K_1%
AC28
AC27
RSVD_1 PCIE_CALRP AE25
R0603 For 1.27K
RSVD_2 R3 10K_1% R0603
PCIE_CALI AE23
POP = NA
PCIE_RST_BUF# AG25
10 PCIE_RST_BUF# PERSTB
M72S
BGA0_8X1_25MM25X25-632
M72S M62/64/71S
PCIE_CALRP 1.27K 562
PCIE_CALI 10K 1.47K
A A
Amoi Notebood Division.
295 Lane, Zuchongzhi Road, Zhangjiang,
Shanghai, China, 201203 www.amoi.com.cn
Title M52 VGA CARD FOR M515
Size Sheet Rev
GPU PCIE INTERFACE
C Name A
ENGINEER: XiongWei
Date: Wednesday, June 27, 2007 Sheet 1 of 10
5 4 3 2 1
5 4 3 2 1
U1B
PART 2 OF 6
9 VIP_0 AH7 VIP_0 TXCM AK9
9 VIP_1 AG9 Integrated AL9
VIP_1 TXCP
9 VIP_2 AF9 TMDS
VIP_2
9 VIP_3 AJ7 VIP_3 TX0M AJ9
9 VIP_4 AG7 VIP_4 TX0P AJ10
9 VIP_5 AF7 VIP_5
9 VIP_6 AH6 VIP_6 TX1M AL10
9 VIP_7 AG6 VIP_7 TX1P AK10
9 VHAD0 AL6 VHAD_0 TX2M AL11
3.3V_RUN AK6 AK11
D VHAD_1 TX2P D
AK5 VIP / I2C AL7
VPHCTL TPVDD TPVDD
R6 AJ4
TPVSS AK7 TPVSS TMDS PLL Macro Power
3.3V_RUN VPCLK0
100_1% AJ5 VIPCLK TXVDDR_1 AJ12 TXVDDR
R0603
AL5
TXVDDR_2 AJ13
AK13
TMDS Output Transmitter Power
9 PSYNC PSYNC TXVDDR_3
TXVDDR_4 AL13
C33 U2 9 DVALID AD9
0.1u LM86CIM R4 R5 DVALID
TXVSS_1 AJ8
C0402 so63p400-8 4.7K 4.7K AA4 AH9
POP = NA R0402 R0402 SDA TXVSS_2
AA5 SCL TXVSS_3 AH11
TXVSS_4 AJ11
C34 2200p 1 8 THERM_SCLK AK4 AK12
C0402 VDD SCLK DVPCNTL_MVP_0 TXVSS_5
AL3 DVPCNTL_MVP_1 TXVSS_6 AL12
D+ 2 7 THERM_SDAT
D+ SDATA
V2 DVPCNTL_0
D- 3 6 V1 AE11
D- ALERT# DVPCNTL_1 NC_5
W3 DVPCNTL_2 NC_6 AF11
3.3V_RUN
4 T_CRIT_A# GND 5
W1 AK8
INSTALL 37.4R ON RB,GB,BB FOR OPTIMAL DAC PERFORMANCE ON M72S
DVPCLK NC_7
NC_8 AL8
Y1 DVPDATA_0
R7 Y2 DVPDATA_1 NC_9 AG11 R119 R120 R121 DO NOT INSTALL 37.4R ON RB,GB,BB
4.7K Y3 150_1% 150_1% 150_1%
R0402 AA2
DVPDATA_2
DVPDATA_3 R0603 R0603 R0603 AND INSTALL 0R AT ASIC IF GROUND RETURN
AA3
OTEMP# OTEMP# AB1
DVPDATA_4
DVPDATA_5 R AL28 VGA_RED 10
CANNOT BE DIFFERENTIALLY ROUTED OR THE
AB2 External AK28
AB3
DVPDATA_6 TMDS RB GROUND TRACE LENGTH IS LESS THAN 1/3
DVPDATA_7
AC1
AC3
DVPDATA_8 G AL27
AK27
VGA_GRN 10 OF THE RGB TRACE LENGTH
DVPDATA_9 GB
AD1 DVPDATA_10
AD2 DAC / CRT AL26
DVPDATA_11 B VGA_BLU 10
AD3 DVPDATA_12 BB AK26 DO NOT INSTALL 37.4R ON RB,GB,BB
AF3
AG3
DVPDATA_13
DVPDATA_14 HSYNC AK29 HSYNC 9,10
AND INSTALL 0R AT ASIC FOR M62S,M71S
C AH3 DVPDATA_15 VSYNC AK30 VSYNC 9,10 C
AG1 DVPDATA_16
AH2 AJ28 R8 499_1%
DVPDATA_17 RSET R0603
AH1 DVPDATA_18
AJ3 DVPDATA_19 AVDD AL29 AVDD
9 DVPDATA20 AJ1
AJ2
DVPDATA_20 DAC1 Analog Power
9 DVPDATA21 DVPDATA_21
9 DVPDATA22 AK2 DVPDATA_22 AVSSQ AH28
9 DVPDATA23 AK3 DVPDATA_23
VDD1DI AJ27 VDD1DI
AJ26
DAC1 Digital Power
VSS1DI VSS1DI
9 GPIO0 Y4 GPIO_0
9 GPIO1 V3 GPIO_1
9 GPIO2 V4 GPIO_2 R2 AL17
V5 General AK17
9 GPIO3 GPIO_3 Purpose R2B
9 GPIO4 U3 GPIO_4 I/O
9 GPIO5 U2 GPIO_5 G2 AL15
9 GPIO6 T4 GPIO_6 G2B AK15
10 GPIO7_BLEN T5 GPIO_7_BLON
9 GPIO8 T7 GPIO_8_ROMSO B2 AL14
9 GPIO9 T8 GPIO_9_ROMSI B2B AK14
R1 GPIO_10_ROMSCK
9 GPIO11 R2 GPIO_11 C AJ17
9 GPIO12 R3 GPIO_12
9 GPIO13 P1 GPIO_13 AJ15
P3 DAC2 (TV/CRT2) Y
GPIO_14_HPD2
7 GPIO15_PSW_0 N1 GPIO_15_PWRCNTL0 COMP AJ14
OSC_SPREAD N2
1.8V_REG 3.3V_RUN OTEMP# GPIO_16_SSIN
P4 GPIO_17_THERMAL_INT V2SYNC AE16 DAC2_VSY 9
GPIO20_PSW_1 P7 GPIO_18_HPD3 H2SYNC AF16 DAC2_HSY 9
R113 0 R9 0 7 TEMP_FAIL P8
R0402 R0402 GPIO_19_CTFB
P5 GPIO_20_PWRCNTL1 A2VDD AH14 A2VDD
POP = NA Back Bias not used
R10 External ROM Disabled
V7
N3
GPIO_21_BB_EN DAC2 Analog Power.
GPIO_22_ROMCSB
M72S M62/64/71S 499_1% 10 GPIO23_CLKREQ#
R11 1K R0603
Y5
M4
GPIO_23_CLKREQB A2VDDQ AH16 A2VDDQ DAC2 Band Gap (quiet) power supply
R0603 GPIO_24_JMODE
B VREFG 1.8V/3 3.3V/2 +3VREF
M5
M7
GPIO_25_TDI A2VSSQ AG16 A2VSSQ 3.3V_RUN B
GPIO_26_TCK
M8
L8
GPIO_27_TMS VDD2DI AF18 VDD2DI DAC2 Digital Power. Q16
R12 C35 GPIO_28_TDO 2N7002lt1
AE18 VSS2DI
G
0.1u VSS2DI sot95p280-3n-gsd
249_1% Y8 GENERICA
R0603 C0402 Y7 AG14 R13 715_1% R14 R15 R16 R17
GENERICB R2SET R0603
V8 GENERICC 22k 22k 22k 22k S D DDC1DATA 10
AA8 R0402 R0402 R0402 R0402
G
HPD1
AC11 VREFG
DDC1DATA AJ29
Phase Lock Loop Power DPLL_PVDD AH12
AG12
DPLL_PVDD Monitor DDC1CLK
AH29 S D DDC1CLK 10
DPLL_PVSS DPLL_PVSS Interface
Dedicated analog power pin for display PLLs. AH31
DDC2DATA AC5
AC4
DDC2DATA 10
Q17
2N7002lt1
PCIE_PVDD PCIE_PVDD DDC2CLK DDC2CLK 10
sot95p280-3n-gsd
PCIE PLL power. PCIE_PVSS AH30 PCIE_PVSS
AF4 THERM_SDAT
DDC3DATA THERM_SCLK
Memory Phase Lock Loop PowerMPVDD A9 MPVDD DDC3CLK AH4
MPVSS B9 MPVSS To isolate from the S power
XTALIN AJ31 PLL & TS_FDO AE14
Fan Drive Output
R114 1M R0603 XTALOUT XTALIN XTAL Thermal D+
AJ30 XTALOUT DPLUS AE5
AE4 D-
X1 DMINUS
DPLL_VDDC AE12 DPLL_VDDC
1 3 AH26 R20 1K R0603
Test TESTEN
C36 2 4 C37 Phase Lock Loop Power AD11 NC_10
AD12
PLLTEST
20p
C0402 27MHz
20p
C0402
Dedicated digital power pin for display PLLs. M72S
OSC250P350X600_4N BGA0_8X1_25MM25X25-632
X2
1 3
2 4
27MHZ
A +3VRUN_SPREAD osc-b276x197mil-4 A
U3 POP = NA
R21 R22 CY25811
0 0 so63p400-8
R0402 1 8 3.3V_RUN
R0402 CLKIN/XIN XOUT
POP = NA 2 7 +3VRUN_SPREAD FB1 180R
3
VSS
S1
VDD
FRSEL 6 FB0603 Amoi Notebood Division.
4 5 C38 C39 POP = NA ◦ Jabse Service Manual Search 2024 ◦ Jabse Pravopis ◦ onTap.bg ◦ Other service manual resources online : Fixya ◦ eServiceinfo